8-5 在不改變原代碼功能的條件下用兩種方法改寫例 8-2 ，使其輸出的控制信號(ALE、START、OE、LOCK) 沒有毛刺。方法 1：將輸出信號鎖存后輸出；方法 2：使用狀態(tài)碼直接輸出型狀態(tài)機，并比較這三種狀態(tài)機的特點。
-- 解："【例 8-2】根據圖 8-6 狀態(tài)圖，采用 Moore 型狀態(tài)機，設計 ADC0809 采樣控制器" 方法 1( 將輸出控制
信號鎖存后輸出)的 VHDL 程序代碼如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ADCINT IS
PORT(D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); --來自 0809 轉換好的 8 位數據
CLK: IN STD_LOGIC; --狀態(tài)機工作時鐘
EOC: IN STD_LOGIC; --轉換狀態(tài)指示，低電平表示正在轉換
ALE: OUT STD_LOGIC; --8 個模擬信號通道地址鎖存信號
START: OUT STD_LOGIC; --轉換開始信號
OE: OUT STD_LOGIC; --數據輸出三態(tài)控制信號
ADDA: OUT STD_LOGIC; --信號通道最低位控制信號
LOCK0: OUT STD_LOGIC; --觀察數據鎖存時鐘
Q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --8 位數據輸出
[附件:]1442.pdf
售價：
70金幣
如何獲得金幣？
